多執行緒

CPU 多核心快取架構（L1/L2/L3）與 False Sharing（偽共享）優化：MESI 協議、快取行對齊與記憶體屏障

深入計算機硬體底層與多執行緒高併發極致效能：CPU 多級快取階層（L1/L2/L3）與 Cache Line（64 Bytes）、MESI 快取一致性協議狀態機、False Sharing（偽共享）引發的效能懸崖與字節填充對齊（Cache Line Padding / @Contended）實踐，以及記憶體屏障（Memory Barriers）原理。